УДК 539.12.04+678.01
АЧКАСОВ В.Н.

МЕТОДИКА ПРОЕКТИРОВАНИЯ РАДИАЦИОННО-СТОЙКИХ ИС
В ПОДСИСТЕМЕ САПР ИЭТ

ФГУП НИИ Электронной техники
394042, Россия, Воронеж, Ленинский проспект 119а

Для
проектирования
КМОП
БИС
предложена
методика
автоматизации проектирования базовых элементов КМОП с учетом
радиационных воздействий. Ее основными этапами являются: выбор
оптимальной логической структуры типовых элементов за счет
применения алгоритма минимизации покрытия логических функций,
анализа на тестопригодность, предварительной логической верификации,
преобразования логического базиса в схемотехнический, моделирование
статических и динамических характеристик типовых логических
элементов КМОП БИС - определение статических и динамических
параметров с учетом радиационных воздействий, логическая верификация
и моделирование неисправностей стандартных функциональных блоков с
учетом реальных статических и динамических характеристик типовых
логических элементов, генерация тестов, анализ дефектов.
В соответствии с предложенной методикой на первом этапе
проектирования минимизируется структурная избыточность базовых
элементов.
Далее
в
соответствии
с
программной
методикой
проектирования необходимо определить тестопригодность базовых
элементов. Степень тестопригодности схемы в конечном итоге
оценивается количеством невыявленных неисправностей из числа
возможных. Наиболее частые ситуации в этом случае - в процессе
генерации не устанавливается логическое значение, позволяющее
активизировать данную неисправность или изменение логического
значения сигнала на неисправной линии не передается на какой-либо
выход.
В первом случае необходимо получить возможность управлять
логическим состоянием сигнала, во втором - необходимо иметь
возможность наблюдать неисправную линию. Следовательно, для
обеспечения тестопригодности необходимо обеспечить наблюдаемость
и управляемость.
Для выявления неисправностей предложен алгоритм, который
заключается в определении параметров управляемости, наблюдаемости.
Данные параметры вычисляются как функции входов схемы, требуемых для
получения логического 0 или 1 в заданном узле схемы. В дополнении к

перечисленным параметрам введены дополнительные - меры 0 и 1
тестируемости, которые определяют сложность тестирования неисправности
тождественный 0/1 на линии.
Алгоритм функционально-логического анализа основан на
использовании лучших сторон событийного интерпретирования метода
логического анализа с совмещенным моделированием неисправностей,
который обеспечивает единство всех этапов функционально-логического
моделирования и генерации тестов.
Далее осуществляется логическая верификация проекта со средними
временами задержек и стандартными нагрузочными способностями. То
есть, моделирование осуществляется когда элементы представлены
идеальными моделями, выполняющими логические функции. Однако
уже на этом этапе необходимо с уровня функционально-логического
проектирования перейти на схемотехнический уровень для определения
средних времен задержек элементов. Так как средние времена задержек
элементов зависят от схемотехнического базиса (какие были использованы
элементы - КМОП, биполярные и т.п.).
После верификации на функционально-логическом уровне
переходят в схемотехнический базис, где проводится моделирование
базовых элементов. На этом этапе рассчитываются: изменение времени
переключения
тестовых
элементов,
нагрузочных
способностей,
помехоустойчивости и др. за счет радиационного воздействия,
температуры и других внешних факторов. То есть полученные
идеальные элементы заменяют реальными со значениями задержек и
нагрузочных способностей, соответствующих определенным внешним
воздействующим факторам: дозе радиации, температуре и т.п.
Далее
проводится
повторная
функционально-логическая
верификация, генерация тестов, поиск и анализ дефектов. Для анализа
тестов предложено использовать следующий принцип: на первом этапе
генерация осуществляется случайным методом, что обеспечивает высокую
скорость построения тестов достаточно большой полноты до (75-80%), а
на заключительной стадии используются методы направленной генерации
для поиска оставшейся части неисправностей.
Метод поиска дефектов БИС, основан на наличии априорной
информации о дефектности БИС. Предлагаемый метод заключается в
предварительном проведении проверяющего теста, устанавливающим
факт дефектности БИС, затем анализ результатов проверяющего теста и,
при необходимости, расширения теста для уточнения местоположения
дефекта.