УДК 621.382
ВОЛКОВ И.В., ЯЗЫКОВ В.Е.
ИНТЕГРАЛЬНЫЙ КМДП-СТАБИЛИЗАТОР НАПРЯЖЕНИЯ
БЕЗ ВНЕШНЕГО СГЛАЖИВАЮЩЕГО КОНДЕНСАТОРА
Московский институт электронной техники (ТУ), 103498, Москва, К-498, тел.: (095) 5329882,
fax: (095) 5302233, e-mail: tks@miee.ru
В докладе представлены описание метода стабилизации напряжения,
архитектура и один из возможных вариантов реализуемой на его основе схемы
КМДП-стабилизатора напряжения, которая позволяет обойтись без применения
внешнего выходного конденсатора, необходимого в стабилизаторах с традиционной
архитектурой (рис.1).
Рис.1 Структурная схема стабилизатора типа "Low drop-out" с традиционной архитектурой
Известно, что жёсткая конкуренция в области индивидуальных портативных и
других функционально сложных электронных устройств массового применения,
таких как сотовые телефоны, бесконтактные интеллектуальные карточки (contactless
smart cards) , электронные "этикетки" (radio-frequency tags) и т.д. заставляет их
производителей постоянно искать новые решения, направленные на снижение
себестоимости изготовления, а также на улучшение их потребительских свойств, в
частности, массогабаритных параметров.
Линейный стабилизатор является обязательным блоком источников питания
многих современных электронных устройств. Особенно это актуально для
современных приборов, как правило, содержащих и аналоговые, и цифровые схемы,
в которых выполняется ключевое преобразование (повышение или понижение)

первичного (батарейного) питания, поэтому после DC-DC-преобразователей часто
используются линейные стабилизаторы с целью устранения во вторичном
напряжении питания пульсаций с большой амплитудой, характерных для ключевых
преобразователей. В связи с насущной необходимостью повышения к.п.д.
линейного стабилизатора в последнее время наибольшее распространение получили
так называемые "low drop-out linear regulator" [1] - схемы, использующие в качестве
регулируюшего транзистора либо PNP- (биполярная реализация), либо P-MДП-
транзистор (для случая КМДП-реализации) [2,3]. Это позволяет получить
небольшое по величине (0.5....0.1в) падение напряжения между эмиттером и
коллектором (соответственно между истоком и стоком) регулирующего
транзистора, что значительно уменьшает рассеиваемую на нем мощность по
сравнению с вариантом, когда используется транзистор N-типа.
С самых общих позиций схему стабилизатора можно рассматривать как
систему сервоуправления, в которой одна или несколько петель обратной связи [4]
вырабатывают управляющий сигнал соответствующей полярности, который
является реакцией системы на одновременное изменение как входного
(нестабилизированного) напряжения, так и на мгновенное изменение тока нагрузки.
Поскольку в современных устройствах частты пульсаций входного напряжения и
тока нагрузки могут достигать значений порядка 15МГц...20МГц, а время реакции
петли обратной связи является конечным, то для поддержания значения выходного
напряжения постоянным (в заданных пределах) стабилизаторы с традиционной
архитектурой требуют обязательного включения на выходе стабилизатора
сглаживающего конденсатора, имеющего достаточно большое значение ёмкости (не
меньше нескольких нанофарад), что не позволяет изготавливать его в настоящее
время в едином технологическом процессе одновременно с остальной частью схемы
стабилизатора.
Вследствие необходимости применения сглаживающего конденсатора на
выходе традиционного стабилизатора последний можно рассматривать как делитель
напряжения, образованный двумя плечами - управляемым плечом, выполненным на
регулирующем транзисторе, и неуправляемым плечом, представляющим собой
параллельное соединение сглаживающего конденсатора и нагрузки стабилизатора

(рис.2а). Предлагаемый здесь метод основан на концепции делителя напряжения, у
которого оба плеча являются управляемыми, при этом управление ими
осуществляется противофазно (рис. 2б). Более конкретно это означает, что вместо
пассивного инерционного элемента, такого как конденсатор, используется
дополнительный регулирующий транзистор, а схема управления регулирующими
транзисторами является комбинацией обычной, относительно едленной цепи
обратной связи и более быстродействующей цепи прямой передачи (feed-forward),
при этом усиление цепи прямой передачи контролируется сигналом, поступающим
от цепи обратной связи. С целью сохранения высокого к.п.д. стабилизатора для
регулирующего транзистора M2 в дополнительном плече выбирается экономичный
режим типа AB или B.
Рис.2. Концептуальное изображение стабилизатора напряжения:
а) традиционный; б) предлагаемый
Предлагаемый подход позволяет значительно снизить значения номинальных
ёмкостей на выходе стабилизатора (порядка 40пФ...50 пФ при токе нагрузки 100 мА
при выходных пульсациях не более 5 мВ), что делает возможным их изготовление
совместно со схемой стабилизатора на единой подложке.
1.
Rincon-Mora, G.A., and P.E.Allen. " A low-voltage, low quiscent current,
low drop-out regulator."// IEEE Journal of Solid-State Circuits, vol. SC-33, pp. 36-44, Jan.
1998.
2.
U.S. Patent No. 5,677,558 - McGlinchey et. al. (1997): Low dropout linear
regulator.
3.
U.S. Patent No. 5,629,613 - Marzolf et.al. (1997): CMOS voltage regulator.
4.
U.S. Patent No. 5,672,959 - Lawrence Der et. al. (1997): Low drop-out
voltage regulator having high ripple rejection and low power consumption.